Depende de a quien le preguntes. Para algunos investigadores académicos en sus campos, el próximo gran salto definitivamente estará relacionado con lo que están trabajando. Para otros, definitivamente será algo que no esté relacionado con lo que están trabajando (es decir, son lo suficientemente humildes para darse cuenta de que sus aplicaciones son nicho). Pero seguiré y enumeraré algunas de las tecnologías que he escuchado y que serán el próximo gran salto hacia adelante. Esta lista no está en un orden particular.
# 1: Integración óptica en chip
Seamos sinceros. Un limitador sorprendente del ancho de banda en las comunicaciones de chip a chip es esa molesta línea de metal. Es resistivo, y la entrada al siguiente chip probablemente sea capacitiva. Eso es un asesino de ancho de banda justo allí. Si va a disparar una señal muy lejos, incluso en el mismo tablero, eso significa que necesitará más potencia para transmitir la señal. En electrónica, esto generalmente significa transistores más grandes, más gordos y más lentos.
En las comunicaciones de larga distancia, la red troncal de nuestras redes ya no es un cable metálico, sino una fibra óptica gracias a algunas ventajas gigantescas de velocidad y potencia que obtiene al cambiar a la óptica. Ver: ancho de banda de fibra por Jacob VanWagoner en X-Ray Visions
Muchos han postulado que tendríamos mucho que ganar al hacer comunicaciones de chip a chip en la misma placa o comunicaciones en chip con óptica en lugar de cables. Mercado de interconexiones ópticas a nivel de chip por $ 520 millones para 2019, dice CIR
- Te conceden la misión de reducir las desigualdades en el mundo. Tienes todo el poder de decisión necesario. ¿Como lo haras?
- ¿Cuál es el futuro después de terminar en automóvil?
- ¿Qué crees que está mal con la humanidad, que eventualmente nos llevará a la autodestrucción?
- ¿Cuál es la perspectiva para los graduados en epidemiología y bioestadística?
- ¿Cuál podría ser la condición del medio ambiente en el futuro?
La creciente popularidad de la computación en paralelo y la llegada de procesadores de múltiples núcleos y chips 3D están llevando a atascos de tráfico de datos tanto en el chip como en el chip a chip. Sin embargo, los analistas de CIR creen que estas tendencias también están creando grandes oportunidades para las interconexiones ópticas a nivel de chip.
IBM crea el primer chip integrado, electrónico y fotónicamente barato, comercialmente viable | ExtremeTech 
IBM se ha convertido en la primera compañía en integrar componentes eléctricos y ópticos en el mismo chip, utilizando un proceso de semiconductor estándar de 90 nm. Estos chips monolíticos integrados permitirán la interconexión barata de chip a chip y de computadora a computadora, que son miles de veces más rápidas que las redes de cobre y ópticas de vanguardia actuales. Donde las interconexiones actuales generalmente se miden en gigabits por segundo, el nuevo chip de IBM ya es capaz de transportar datos a terabits por segundo, y debería escalar a velocidades de peta y de exabit.
Por supuesto, esto debe ir acompañado de tecnologías que admitan interconexiones ópticas densas, fuentes ópticas integradas densas y otras cosas necesarias para hacer que las cosas ópticas sean escalables, como lo han sido nuestros dispositivos electrónicos.
El uso de guías de ondas plasmónicas es una forma de aumentar la densidad de las interconexiones ópticas. 
Imagen de nanoóptica y espectroscopia de campo cercano
# 2: Dispositivos semiconductores híbridos.
Combinando la potencia y el bajo costo del silicio de bajo defecto con la velocidad y las capacidades de generación de luz de III-V y otros semiconductores que no son de silicio.
En el lado de la generación de luz:
Hacer un láser de silicona es muy, muy difícil. Es casi seguro que tiene que ser bombeado ópticamente. ¿Pero un láser con arseniuro de galio? Eso es bastante fácil de hacer. Otra opción es el láser de cascada Quantum, que utiliza semiconductores de separación de banda diferentes de silicona combinados con celosía para formar la estructura. El QCL de silicio aún no se ha hecho, por lo que sé, en gran parte porque hay problemas de coincidencia de celosía.
Pero el láser de silicio híbrido se ha hecho, al menos a pequeña escala.
Enlace de fotónica de silicio de 50 Gbps de Intel: el futuro de las interfaces 
El diseño de Intel utiliza capas de fosfuro de indio (InP) y arseniuro de indio de galio y aluminio (AlGaInAs), que se pueden depositar a escala de obleas.
En el lado de los dispositivos electrónicos:
Para dispositivos de alto rendimiento con un ancho de banda muy alto, va a necesitar algunos semiconductores serios con una movilidad de portadora muy alta, como un transistor de movilidad de electrones altos. No vas a estar haciendo eso muy bien con el silicio.
Pero el nitruro de galio, por otro lado, es una opción costosa pero poderosa para hacerlo. Y con lo que está pasando debajo, es posible dejarlo encima del silicio. 
Fuente: HEMT basados en GaN fabricados en 4 pulgadas. Obleas de silicio
Podría entrar en la física del HEMT, pero ese es otro tema todos juntos. Dejémoslo así: con un perfil de dopaje adecuadamente diseñado y una heteroestructura, puede crear una capa muy delgada de portadores extremadamente móviles que puede activar y desactivar con la activación de la puerta, y alcanzan un ancho de banda enormemente alto.
Si desea que MOAR SPEEDZ !!! 1 salga de sus transistores, probablemente obtendrá más kilometraje de algo que no sea silicona, pero si desea que sea barato y escalable, tendrá que usar silicona como su volumen.
En esta nota, las aleaciones de silicio-germanio ya se utilizan en la tecnología CMOS para mejorar la movilidad de los electrones al inducir la tensión local. Esta cepa se debe al hecho de que SiGe tiene un espaciado de red cristalina diferente al del silicio, y dentro del SiGe también hay una mayor movilidad del portador. Al introducir carbono en la aleación (que no se realiza actualmente en un proceso industrial, sino que se experimenta con él), puede adaptar una aleación ternaria para encontrar un intervalo de banda específico y la movilidad del portador mientras que la red se adapta a otro semiconductor.
No puedo encontrar un gráfico para eso, pero Sanjay Banerjee en la Universidad de Texas en Austin presentó la posibilidad de crear una estructura híbrida de CMOS, en la que los dispositivos N utilizan GaAs a través de una capa SiGeC para aprovechar el alto nivel de electrones. movilidad (dispositivos N rápidos) y otra combinación diferente de SiGeC para obtener una alta movilidad de orificio para dispositivos P rápidos. (La mayoría de los III-V tienen una alta movilidad de electrones, pero la movilidad de los orines es pobre, lo que realmente molesta al tratar de hacer dispositivos de NP complementarios).
# 3: Grafeno
Por supuesto, ninguna discusión sobre la futura tecnología de semiconductores está completa sin mencionar esta sustancia maravillosa que probablemente está sobrevalorada. Sí, creo que hay un montón de exageraciones, pero creo que al menos una buena parte de eso está justificada.
Después de todo, este tipo de resultado dice que las cosas patean a tope. Este es el primer intento exitoso de FET de grafeno en una escala de obleas (no recogido por cinta adhesiva).
Transistores de 100 GHz de grafeno epitaxial de escala wafer
Resumen: Se han fabricado transistores de efecto de campo de grafeno de alto rendimiento en grafeno epitaxial sintetizado en una oblea de SiC de dos pulgadas, logrando una frecuencia de corte de 100 GHz para una longitud de compuerta de 240 nm. El rendimiento de alta frecuencia de estos transistores de grafeno epitaxial no solo muestra la velocidad más alta para ningún dispositivo de grafeno actualizado, sino que también supera la de los MOSFET de Si en la misma longitud de la puerta. [comentario: eso es una subestimación bastante grande]. El resultado confirma el alto potencial del grafeno para aplicaciones de electrónica avanzada, marcando un hito importante para la electrónica de carbono.
Para la iteración de tamaño y tecnología, eso es bastante impresionante.
# 4: apilamiento de semiconductores 3-d
Sombrero de punta a Jon Bohmer para este.
El concepto es más que empujar más transistores uno al lado del otro, ¿por qué no apilamos los transistores uno encima del otro?
Es difícil, especialmente si quieres velocidades súper altas, porque hay algunos problemas térmicos muy obvios si vas a apilar un componente de CPU en otro. Menos obvio es el principal problema de rendimiento.
Pero si va a usar dispositivos de almacenamiento o de baja velocidad y bajo consumo de energía, entonces siga adelante y ponga varias capas de transistores. Eso es lo que hacen varios fabricantes de memorias flash NAND.
NAND 3D vertical posible para 2013-2014 (es decir, ahora) 
El artículo anterior está completamente lleno de jerga, no muy útil para el profano. Aquí está mi resumen:
Obtener más memoria densa (o más memoria por área de chip) requiere obtener más transistores de flash por milímetro cuadrado. Bajo los procesos planares convencionales, esto significa hacer que más de ellos se ajusten uno al lado del otro, lo que significa hacerlos más pequeños.
Estamos alcanzando límites de costos importantes en la tecnología de manufactura de lado a lado, ahora limitados por nuestra capacidad de escribir patrones tan pequeños. Ir más pequeño costará más que cualquier beneficio que obtengamos, al menos hasta que alcancemos algunos avances en tecnología relacionada.
En lugar de “construir” para obtener más memoria, la idea es “construir”. En términos de vecindario, en lugar de que todos tus vecinos vivan a tu lado, tienes vecinos que viven por encima de ti también. Esto significa que más personas ocupan menos tierra.
En el contexto de los semiconductores, esto significa poner un transistor por encima de otro. Esto significa que puede colocar más transistores en menos área de superficie de silicio, sin tener que hacer que los transistores sean más pequeños. Esto nos permite aumentar la densidad de la memoria y evitar una gran cantidad de costos.
# 5: Tecnología de patrones mejorada
La tecnología para escribir los pequeños patrones que forman los circuitos electrónicos se conoce como fotolitografía. La tecnología actual se está ejecutando en los límites de Difracción y estamos empleando hacks como patrones y litografía de inmersión para tratar de exprimir un poco más la densidad de los láseres de longitud de onda de 193 nm que estamos utilizando para exponer a la fotoprotectora para generar los patrones.
Ha transcurrido mucho tiempo, pero por fin estamos empezando a ver el camino alrededor del límite de difracción. El envío ahora parece una especie de solución forzada, pero veremos cómo funciona. He aquí, litografía ultravioleta extrema. Utiliza un láser de longitud de onda de 13,5 nm, lo que reduce drásticamente el límite de difracción. 
Imagen: Semicon: Multiple Patterning vs EUV, round # 2
La litografía EUV no es fácil de hacer.
La respuesta de Jacob VanWagoner a ¿Cómo funciona la Fotolitografía de Ultravioleta Extrema?
Las fuentes ultravioletas extremas son más difíciles de hacer. Básicamente tienes que golpear un plasma (en este ejemplo, es un plasma de gas estaño) y utilizar el plasma como medio de ganancia. Este método tiene una gran cantidad de problemas de ingeniería complicados, incluido cómo tratar todos los desechos generados por el plasma.
[…]
El siguiente gran desafío en los sistemas EUV es la óptica.
Los sistemas tradicionales de litografía UV se basan en la óptica de transmisión, es decir, puede pasar directamente la luz del láser a través de una lámina de vidrio con una máscara de cromo y el patrón se transferirá con muy poca pérdida.
[…]
Pero el vidrio no es transparente a EUV. Hasta el momento, nada es muy transparente para EUV. Tanto para el uso de lentes transparentes para hacer todo.
En su lugar, la óptica de reflexión se utiliza en los sistemas EUV.
La EUV también tiene problemas importantes de rendimiento, ya que hace solo unas pocas obleas por hora, en comparación con los cientos por hora de la fotolitografía convencional.
Pero al menos es algo. Esperemos que la próxima iteración de los láseres EUV sea más potente.
Alternativamente, hay litografía de rayos X y litografía de haz de electrones, pero por ahora se mantendrán en aplicaciones de nicho. El haz electrónico es demasiado lento para cualquier tipo de volumen, y la óptica de rayos X es muy difícil de hacer.
Los próximos grandes avances están ocurriendo ahora mismo.
Pero antes de proclamar tantas cosas como muertos, recuerde que la mayoría de estos “grandes avances” son cosas en las que empezamos a trabajar en los laboratorios hace 20 años.
El futuro ha llegado.