El aprendizaje de SystemVerilog y la aplicación de casi todas sus funciones en la creación de un banco de pruebas puede llevar más de tres meses.
Si usted es más fresco y está buscando un trabajo, puede aprender suficiente SystemVerilog dentro de tres meses.
Debería suceder en tres fases:
1.) Ejercitando todas las características básicas de SV.
2.) Aprendizaje de características OOPs de SV
3.) Aplicando todo en testbench construyendo un ejemplo de testbench
Antes de comenzar, se supone que ya conoces Verilog y deberías tener al menos versiones para estudiantes de simuladores en tu computadora. Si no tiene ningún simulador instalado, debe ir a EDA Playground para ejecutar su código.
- ¿Cuál es la forma más fácil de verificar el funcionamiento del IC 565 (PLL)?
- ¿Es el cantonés un idioma útil para aprender?
- ¿Qué se siente al viajar por el mundo para experimentar (y aprender) cosas nuevas?
- Cómo motivarme para aprender codificación.
- ¿Qué debo aprender después de JavaScript?
Explicando las fases en detalle:
1.) La primera fase incluye el aprendizaje de los tipos de datos, aserciones, diferentes métodos de iteración, uso de funciones y tareas, comunicaciones entre procesos (estado de espera, eventos, etc.), buzón, elementos básicos de clase, restricciones, cobertura funcional (Imp), no en un orden particular .
2.) Esta es una fase importante ya que ahora aprenderá acerca de las características de OOPs.
Los conceptos básicos de OOP son herencia, encapsulación y polimorfismo (lea en la wikipedia si aún no lo sabe). Necesitas aprender sobre las características de SV para acomodar estos conceptos.
3.) Obtenga información sobre la interfaz, la interfaz virtual, el bloque de programas, etc. Lea el libro de Chris Spear en SystemVerilog. Eso explica cómo se ve un banco de pruebas en capas ideal en SV. Entender los roles de los diferentes componentes del entorno en capas. Ahora puede comenzar a desarrollar un banco de pruebas para un DUT. Elija cualquier DUT pequeño como contador o fifo o ram. Después de eso sugeriría los siguientes pasos:
– Construye tu interfaz SV.
– Construir controlador y monitor en esas interfaces
– Generar generador (Hasta ahora. Estaría al tanto de lo que son Generador, Controlador y Monitor)
– Construir Ambiente
– Poner mecanismo de autocomprobación en el entorno.
– Asegúrate de usar la mayor cantidad posible de funciones SV. (No haga que su TB sea muy simple, trate de llenarla con tantas características)
– Escriba un caso de prueba, escriba más casos de prueba, haga que un experto revise su TB y mejore todo lo posible.
Gracias por A2A.