Dentro de 20 años, ¿cómo se verían los trabajos de diseño / verificación de RTL?

Answer 1

Dudo seriamente que el nivel de abstracción vaya a cambiar mucho (si excluimos el aumento de lenguajes de alto nivel específicos del dominio en algunas aplicaciones, como el uso de MATLAB para generar HDL para bloques DSP, etc.).

Las revistas de EDA y los temas de EE. Times a partir de mediados de la década de 1990 están llenos de predicciones optimistas sobre cómo la síntesis de comportamiento haría del diseño de chips una simple cuestión de programación de alto nivel. Aquí estamos en 2013, y al menos en el campo del diseño de la CPU no se ven herramientas efectivas de síntesis de comportamiento. Personalmente, creo que el diseñador de RTL de 2033 usará herramientas que son muy similares a las que usamos ahora (un visor de forma de onda con interfaz de usuario de estilo “Informe de minoría” hubiera sido bueno, aunque :-)). RTL se escribirá a un nivel de abstracción similar a los estándares actuales, pero probablemente veremos avances significativos en los estándares de conectividad SoC y la reutilización de IP.

No veo que las herramientas EDA asuman demasiados trabajos de diseño de RTL, ya que el nivel de abstracción del diseño será similar a pesar del inevitable aumento de la complejidad de SoC. Pero el diseño físico y la implementación pueden ser otra historia.

La verificación RTL no tiene más opción que evolucionar, simplemente porque los diseños son demasiado grandes para simularlos de manera efectiva en los procesadores normales. Personalmente trabajé en diseños de CPU recientes donde la velocidad de simulación de RTL se redujo a 6 cps (6 ciclos por segundo). La simulación de RTL es muy difícil de paralelizar, por lo que nos quedamos atascados con los escasos aumentos en el rendimiento de la CPU de un solo hilo. La solución probablemente será algún tipo de emulación, y la mayoría de las compañías principales están migrando rápidamente cada vez más sus tareas de verificación a emuladores y FPGA. La tecnología de emulación se desarrollará rápidamente, y el ingeniero de verificación de 2033 probablemente ejecutará sus bancos de pruebas casi exclusivamente en una plataforma de emulación avanzada que puede soportar un sofisticado marco de verificación de estilo OVM / UVM.

Answer 2

Sí, creo que se usarán más lenguajes de nivel superior para algunas funciones complejas en el chip, pero todavía habrá la necesidad de “pegar” cosas y depurar, que es donde la RTL aún será necesaria en mi opinión.
Tal vez los chips serían más modulares, ya que comprarían muchos más bloques del estante con un diseño duro hecho.

Es peligroso confiar completamente en las herramientas de EDA hoy, y no estoy seguro de que eso cambie en el futuro. Hoy en día muchas actividades son automatizadas, pero no automáticas, las herramientas EDA necesitan conocimiento e inteligencia para configurarlas correctamente. En 20 años sospecho que los principales avances estarán en capacidad. Muchas herramientas de EDA no tienen un código de subprocesos múltiples muy eficiente, por lo que cuando lo ejecutas en una máquina con 4 CPU no toma el 25% del tiempo. A menudo tienes suerte si te lleva la mitad del tiempo.
Espero que esto sea diferente en 20 años, cuando la máquina que use tenga 1024 cpu cores, podrá ejecutar el trabajo más de 900 veces más rápido gracias a un código con hilos totalmente paralelos.

Por supuesto, si todo fuera un bloque duro, tal vez no se necesitaría una gran capacidad y el diseño del chip podría realizarse en una tarde a través de un navegador web.

Answer 3

La vida que llevas ahora es la mejor en su tiempo. Disfrute diseñando y depurando por ahora y espero que un loco al azar que se sienta en un rincón de la biblioteca del MIT no tenga ideas disruptivas para destruir nuestra carrera.

Tengo la vaga sensación de que la IA se hará cargo de todo. Lo último en lo que la humanidad invertiría, para su supervivencia, es su cerebro, pero eso también se volverá obsoleto y las máquinas se harán cargo. Mire el nivel de interrupción que la impresora 3D ya ha desatado. Automóviles que conducen, robots como personal del hotel … Estamos a solo una secuencia de guiones para volvernos obsoletos: una secuencia de comandos para gobernarlos a todos.

Mi futura generación podría encontrar sus carreras en cocina, música, economía, pintura, ciencia, deportes, actuación, política y software (el software evolucionará por un tiempo).

Mi futuro gens futuro gens será gobernado por máquinas como sucede en terminador.

2040 no tan malo, 2100 será realmente malo, por 2500 los humanos se extinguirán en la tierra. Marte estará vibrante con los humanos, terraformando en todo Marte.

“La inteligencia humana lo llevará a su destrucción”: este es un truco de diseño planificado de antemano por la Madre Naturaleza y todas las grandes mentes reconocerán tontamente eso, no que no haya otra opción más que ser una tonta, sino ser una tontería. como si fuera un tabú que no debería ser así porque la autodestrucción es inevitable de todos modos, por lo que no hay que ser tonto ”

Answer 4

Buscando un ingeniero de diseño de RTL que pueda unirse de inmediato

Por favor envíe su currículum a

[email protected]

“:” GOOGLE K