¿Cuáles son los mejores algoritmos para encontrar patrones de prueba para el modelo de falla atascada en VLSI CAD?

Lo que está buscando es un algoritmo de generación de patrones de prueba ATPG-Automatic.
Se han desarrollado e implementado muchos algoritmos ATPG que son mucho más rápidos que el método convencional de fuerza bruta y la diferencia booleana.

El método Boolean Differnece utiliza una derivada parcial booleana, es decir,
[math] \ frac {df} {dx} = f (x = 1) \ oplus f (x ‘) [/ math]
donde f es la función de salida y x es el sitio en el que se está comprobando la falla.
Debido a la complejidad del método de diferencia booleana, no se utiliza para el cálculo de patrones de prueba.

La generación de pruebas pseudoaleatorias es un método simple pero muy rápido. Depende de la simulación lógica de patrones de prueba generados pseudoaleatoriamente.

Aparte de eso, el algoritmo D de Roth y sus métodos mejorados como PODEM y Fan (que involucran el backtracing) se mencionan con frecuencia.

Le sugiero que analice los “Elementos básicos de las pruebas electrónicas para circuitos VLSI con memoria digital y señales mixtas” de Bushnell y Agarwal. Es una guía de prueba completa y un gran libro para empezar.